EPCOS|爱普科斯一级代理商  东莞市长淞电子科技有限公司

    美国麻省理工学院(MIT)的研究人员们最近利用“芯片上网络”(NoC)技术，期望打造出一款具有缓存一致性且能够扩展至任何核心数的多核心架构。截至目前为止，研究人员们已经开发出一款36核心的处理器芯片原型了。

    MIT开发的36核原型采用类似“铺砖”(tile)的实体布局，每一个tile中包含一颗核心以及一个路由器，用于将固定大小的讯息封包传送到相邻核心，最后传送到目标核心。为了维持缓存一致性，MIT研究人员透过主网络采用Snoopy协议的二级“影子”网格方式，从而实现更具扩展性的架构，此外，速度也比传统分布式目录缓存一致性更快24%，比AMD的HyperTransport总线更快12%。

    MIT连结32颗核心(tile)以及2个NoC，透过协议保持核心之间的缓存一致性。（来源：MIT）

    MIT电子工程与计算机科学系教授Li-ShiuanPeh表示：“影子网是一种无需缓冲、免竞争的2D网格网络，能够保持Snoopy协议的一致性。它可确保所有的节点都知道将会到达主网络的数据请求来源。所有的节点都将始终如一地执行优先排序──这对于Snoopy协议的一致性至关重要。”

    由于略过L2快取，发出的请求被传送至主要网络上。接着在影子网上发出一项通知给所有的核心告知来源核心的请求即将到达。由于采用单一位传送，来自其他核心所发出的通知可合并传送，从而加速在影子网上的传送速度。